分离栅沟槽MOSFET的制造方法
实质审查的生效
摘要
本发明涉及一种分离栅沟槽MOSFET的制造方法，包括：提供基底；于基底的上表面形成图形化氧化物掩膜层；基于图形化氧化物掩膜层刻蚀基底，以于基底内形成第一沟槽；于第一沟槽的内形成第一栅氧化层和屏蔽栅极多晶硅；形成隔离材料层；刻蚀隔离材料层，于第一沟槽的内部剩余部分隔离材料层以作为隔离结构；于第一沟槽的内形成第二栅氧化层和栅极多晶硅；对基底进行离子注入，以于第一沟槽两侧形成源区。本申请采用图形化氧化物掩膜层代替传统的ONO硬掩膜层，因此在后继的工艺处理过程中自由度相对较高，避免了SiN在线沾污的风险。
基本信息
专利标题 ：
分离栅沟槽MOSFET的制造方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114388438A
申请号 ：
CN202011137776.X
公开（公告）日 ：
2022-04-22
申请日 ：
2020-10-22
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
卞铮肖魁方冬
申请人 ：
无锡华润上华科技有限公司
申请人地址 ：
江苏省无锡市国家高新技术产业开发区新洲路8号
代理机构 ：
华进联合专利商标代理有限公司
代理人 ：
郭凤杰
优先权 ：
CN202011137776.X
主分类号 ：
H01L21/8234
IPC分类号 ：
H01L21/8234 H01L29/423
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
法律状态
2022-05-10 ：
实质审查的生效
IPC(主分类) : H01L 21/8234
申请日 : 20201022
申请日 : 20201022
2022-04-22 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
