一种分离栅沟槽MOS器件及其制造方法
实质审查的生效
摘要
一种分离栅沟槽MOS器件及其制造方法,制造方法中先在基底中刻蚀形成第一深度沟槽,并先在第一深度沟槽的底部和侧壁上依次形成第一场氧化层和第一保护层之后,再从该第一深度沟槽的底部进行刻蚀,依次把第一深度沟槽的底部的第一保护层和第一场氧化层刻蚀掉之后,继续刻蚀形成第二深度沟槽,形成侧壁保护层,由于有了侧壁保护层的保护,可以对第一深度沟槽进一步进行刻蚀,形成第二深度沟槽,并且,在第二深度沟槽内的屏蔽栅与第二深度沟槽的高度相等,再在该屏蔽栅上方形成极间隔离层时,使得能够更好的控制极间隔离层的厚度,避免屏蔽栅和控制栅之间不漏电,也能了也能避免较厚的极间隔离层造成应力影响晶圆应力,提高晶圆的均一性。
基本信息
专利标题 :
一种分离栅沟槽MOS器件及其制造方法
专利标题(英):
暂无
公开(公告)号 :
CN114420564A
申请号 :
CN202210308271.8
公开(公告)日 :
2022-04-29
申请日 :
2022-03-28
授权号 :
暂无
授权日 :
暂无
发明人 :
袁秉荣陈佳旅王海强何昌蒋礼聪
申请人 :
深圳市美浦森半导体有限公司
申请人地址 :
广东省深圳市南山区招商街道水湾社区太子路22号金融中心大厦1601
代理机构 :
深圳鼎合诚知识产权代理有限公司
代理人 :
郭燕
优先权 :
CN202210308271.8
主分类号 :
H01L21/336
IPC分类号 :
H01L21/336 H01L29/78
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
H01L21/334
制造单极型器件的台阶式工艺
H01L21/335
场效应晶体管
H01L21/336
带有绝缘栅的
法律状态
2022-05-20 :
实质审查的生效
IPC(主分类) : H01L 21/336
申请日 : 20220328
申请日 : 20220328
2022-04-29 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载