NORD闪存浮栅测试区域接通方法、接通结构、设备和存储介...
授权
摘要
本发明公开了一种NORD闪存浮栅测试区域接通方法,包括:在有源区上形成控制栅氧化层、浮栅多晶硅层、极间介质层和控制栅多晶硅层,并形成字线多晶硅;在设计接通控制栅接触孔位置保留控制栅,执行刻蚀在字线多晶硅一侧露出部分有源区;刻蚀形成逻辑栅同时打开测试区域接通区域的控制栅;在测试接通区域刻蚀到浮栅;执行接触孔工艺将控制栅、浮栅和有源区引出。本发明还公开了一种NORD闪存浮栅测试区域接通结构、终端设备和计算机可读存储介质。本发明不需要增加额外的光罩,在形成逻辑栅极的同时刻蚀开测试区域的控制栅实现浮栅接通,进而实现NORD闪存测试Coupling Oxide和ONO电学特性,能提高产品的品控。
基本信息
专利标题 :
NORD闪存浮栅测试区域接通方法、接通结构、设备和存储介质
专利标题(英):
暂无
公开(公告)号 :
CN112802848A
申请号 :
CN202011415084.7
公开(公告)日 :
2021-05-14
申请日 :
2020-12-07
授权号 :
CN112802848B
授权日 :
2022-06-07
发明人 :
张超然任小兵丁浩熊伟陈华伦
申请人 :
华虹半导体(无锡)有限公司
申请人地址 :
江苏省无锡市新吴区新洲路30号
代理机构 :
上海浦一知识产权代理有限公司
代理人 :
焦天雷
优先权 :
CN202011415084.7
主分类号 :
H01L27/11524
IPC分类号 :
H01L27/11524 H01L27/11529 H01L27/11536 H01L27/11548 H01L27/11558
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/10
在重复结构中包括有多个独立组件的
H01L27/105
包含场效应组件的
H01L27/112
只读存储器结构的
H01L27/115
电动编程只读存储器;其多步骤制造方法
H01L27/11517
具有浮栅的
H01L27/11521
以存储器核心区为特征的
H01L27/11524
具有单元选择晶体管的,例如,NAND
法律状态
2022-06-07 :
授权
2021-06-01 :
实质审查的生效
IPC(主分类) : H01L 27/11524
申请日 : 20201207
申请日 : 20201207
2021-05-14 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN112802848A.PDF
PDF下载