一种浮栅型闪存器的制造方法
实质审查的生效
摘要

本发明提供一种浮栅型闪存器的制造方法,提供半导体结构,包括存储阵列以及与存储阵列处于相邻位置的逻辑区域;之后对存储阵列的硅进行回刻;生长栅极氧化物;沉积浮栅覆盖半导体结构;沉积氧化硅;之后去除逻辑区域的浮栅和氧化硅;沉积氮化硅覆盖存储阵列和逻辑区域;之后在存储阵列和逻辑区域分别形成STI并进行表面平坦化;去除氮化硅和氧化硅。本发明在现有的Si回刻基础上进一步提高回刻量,通过控制回刻厚度,保证后续Al CMP工艺时存储阵列和逻辑区域的高度接近,并在栅极氧化物和浮栅沉积之后继续沉积一层氧化硅,使STI CMP时存储阵列和逻辑区域的高度接近,STI CMP完成后通过刻蚀工艺除去这一层氧化硅,并继续完成后续标准工艺。

基本信息
专利标题 :
一种浮栅型闪存器的制造方法
专利标题(英):
暂无
公开(公告)号 :
CN114497047A
申请号 :
CN202210097233.2
公开(公告)日 :
2022-05-13
申请日 :
2022-01-27
授权号 :
暂无
授权日 :
暂无
发明人 :
钱猛舒宇飞熊凌昊张磊陈昊瑜
申请人 :
上海华力集成电路制造有限公司
申请人地址 :
上海市浦东新区康桥东路298号1幢1060室
代理机构 :
上海浦一知识产权代理有限公司
代理人 :
戴广志
优先权 :
CN202210097233.2
主分类号 :
H01L27/11521
IPC分类号 :
H01L27/11521  H01L27/11517  
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/10
在重复结构中包括有多个独立组件的
H01L27/105
包含场效应组件的
H01L27/112
只读存储器结构的
H01L27/115
电动编程只读存储器;其多步骤制造方法
H01L27/11517
具有浮栅的
H01L27/11521
以存储器核心区为特征的
法律状态
2022-05-31 :
实质审查的生效
IPC(主分类) : H01L 27/11521
申请日 : 20220127
2022-05-13 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332