闪存器件的制造方法
授权
摘要

本申请公开了一种闪存器件的制造方法,包括:提供一衬底,衬底上依次形成有栅氧化层、浮栅多晶硅层、隔离层以及控制栅,控制栅的顶端形成有硅氮化物层,硅氮化物层和控制栅的周侧形成有侧墙,侧墙包括硅氧化物层,侧墙之间的浮栅多晶硅层上覆盖有硅氧化物层;通过ICP刻蚀设备对硅氧化物层进行刻蚀,使侧墙之间的浮栅多晶硅层暴露;通过ICP刻蚀设备对侧墙之间的浮栅多晶硅层进行刻蚀,直至侧墙之间的栅氧化层暴露,形成浮栅。本申请通过ICP刻蚀设备对闪存器件的硅氧化物层和浮栅多晶硅层进行刻蚀,降低了闪存器件的制造工艺的复杂度。

基本信息
专利标题 :
闪存器件的制造方法
专利标题(英):
暂无
公开(公告)号 :
CN111129024A
申请号 :
CN201911373600.1
公开(公告)日 :
2020-05-08
申请日 :
2019-12-27
授权号 :
CN111129024B
授权日 :
2022-06-07
发明人 :
欧少敏吴长明冯大贵
申请人 :
华虹半导体(无锡)有限公司
申请人地址 :
江苏省无锡市新吴区新洲路30号
代理机构 :
上海浦一知识产权代理有限公司
代理人 :
黎伟
优先权 :
CN201911373600.1
主分类号 :
H01L27/11524
IPC分类号 :
H01L27/11524  H01L21/28  
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/10
在重复结构中包括有多个独立组件的
H01L27/105
包含场效应组件的
H01L27/112
只读存储器结构的
H01L27/115
电动编程只读存储器;其多步骤制造方法
H01L27/11517
具有浮栅的
H01L27/11521
以存储器核心区为特征的
H01L27/11524
具有单元选择晶体管的,例如,NAND
法律状态
2022-06-07 :
授权
2020-06-02 :
实质审查的生效
IPC(主分类) : H01L 27/11524
申请日 : 20191227
2020-05-08 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN111129024A.PDF
PDF下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332