浮栅存储器的制备方法及浮栅存储器
实质审查的生效
摘要

本发明提供了一种浮栅存储器的制备方法,包括步骤:S1:刻蚀衬底的部分顶面以形成L型底栅;S2:在所述L型底栅的表面形成阻挡层;S3:在所述阻挡层的最低顶面形成浮栅层,然后在所述浮栅层的顶面形成隧穿层;S4:在所述隧穿层的顶面形成沟道层,然后在所述沟道层顶面形成源极和漏极,所述浮栅存储器进行擦除操作时,所述L型底栅对所述浮栅层进行能带调控以使所述浮栅层的价带提升到所述沟道层的导带上方,此时位于所述浮栅层的价带上的电子通过所述隧穿层到达所述沟道层的导带的几率增大,从而降低所述浮栅存储器的功耗和提高所述浮栅存储器的擦除速度。

基本信息
专利标题 :
浮栅存储器的制备方法及浮栅存储器
专利标题(英):
暂无
公开(公告)号 :
CN114284276A
申请号 :
CN202111535142.4
公开(公告)日 :
2022-04-05
申请日 :
2021-12-15
授权号 :
暂无
授权日 :
暂无
发明人 :
朱宝尹睿张卫
申请人 :
上海集成电路制造创新中心有限公司
申请人地址 :
上海市浦东新区碧波路690号401-23室
代理机构 :
上海恒锐佳知识产权代理事务所(普通合伙)
代理人 :
黄海霞
优先权 :
CN202111535142.4
主分类号 :
H01L27/11521
IPC分类号 :
H01L27/11521  H01L21/336  H01L29/788  
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/10
在重复结构中包括有多个独立组件的
H01L27/105
包含场效应组件的
H01L27/112
只读存储器结构的
H01L27/115
电动编程只读存储器;其多步骤制造方法
H01L27/11517
具有浮栅的
H01L27/11521
以存储器核心区为特征的
法律状态
2022-04-22 :
实质审查的生效
IPC(主分类) : H01L 27/11521
申请日 : 20211215
2022-04-05 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332