分栅式存储器及其制造方法
公开
摘要
本发明提供了一种分栅式存储器及其制造方法，其中，所述分栅式存储器的制造方法，包括：提供衬底，所述衬底上形成有字线层及位于所述字线层两侧的浮栅，且相邻所述浮栅之间形成有暴露所述衬底的第一开口；通过所述第一开口对所述衬底同时注入第一离子和第二离子，且所述第二离子为所述第一离子的反型离子；进行热扩散工艺，以在所述第一开口底部的衬底内形成源区及包围所述源区的势垒区。本发明向衬底同时注入第一离子和第二离子，通过控制热扩散工艺使所述第二离子的掺杂范围大于所述第一离子的掺杂范围，从而在衬底内形成包围源区的势垒区，抑制分栅式存储器的穿通效应，进而确保所述分栅式存储器的性能稳定。
基本信息
专利标题 ：
分栅式存储器及其制造方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114582878A
申请号 ：
CN202210316826.3
公开（公告）日 ：
2022-06-03
申请日 ：
2022-03-28
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
于涛
申请人 ：
上海华虹宏力半导体制造有限公司
申请人地址 ：
上海市浦东新区中国（上海）自由贸易试验区祖冲之路1399号
代理机构 ：
上海思微知识产权代理事务所(普通合伙)
代理人 ：
周耀君
优先权 ：
CN202210316826.3
主分类号 ：
H01L27/11521
IPC分类号 ：
H01L27/11521 H01L21/336 H01L29/788
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/10
在重复结构中包括有多个独立组件的
H01L27/105
包含场效应组件的
H01L27/112
只读存储器结构的
H01L27/115
电动编程只读存储器；其多步骤制造方法
H01L27/11517
具有浮栅的
H01L27/11521
以存储器核心区为特征的
法律状态
2022-06-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
