本申请公开了一种半导体器件。该半导体器件包括：多个标准单元，多个标准单元按行列方向排列成阵列；以及至少一个隔离单元，至少一个隔离单元分别设置在多个标准单元中相邻的标准单元之间，其中，半导体器件还包括沿行方向连续延伸贯穿同一行标准单元和隔离单元的第一半导体结构，隔离单元包括多个第一栅叠层，多个第一栅叠层与第一半导体结构相交，分别包括第一栅极导体以及夹在第一栅极导体和第一半导体结构之间的第一栅极电介质，多个第一栅叠层的第一栅极导体连接至固定电位以阻断第一半导体结构的电流路径。该半导体器件采用栅极导体偏置至固定电位的多个MOSFET形成隔离单元阻断半导体结构的电流路径，可以提高半导体器件的集成度和器件性能。