利用富陷阱层增强的隔离沟槽
实质审查的生效
摘要
本申请涉及利用富陷阱层增强的隔离沟槽，揭示了具有电性隔离的半导体结构以及形成具有电性隔离的半导体结构的方法。包含介电材料的浅沟槽隔离区设置于半导体衬底中。沟槽延伸穿过该浅沟槽隔离区并延伸至位于该浅沟槽隔离区下方的该半导体衬底中的沟槽底部。介电层至少部分地填充该沟槽。布置于该半导体衬底中的多晶区包括设置于该沟槽底部下方的部分。
基本信息
专利标题 ：
利用富陷阱层增强的隔离沟槽
专利标题（英）：
暂无
公开（公告）号 ：
CN114520185A
申请号 ：
CN202111375901.5
公开（公告）日 ：
2022-05-20
申请日 ：
2021-11-19
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
M·莱维西瓦·P·阿度苏米利史蒂芬·M·宣克亚文·J·乔瑟夫安东尼·K·史塔佩尔
申请人 ：
格芯（美国）集成电路科技有限公司
申请人地址 ：
美国纽约州
代理机构 ：
北京戈程知识产权代理有限公司
代理人 ：
程伟
优先权 ：
CN202111375901.5
主分类号 ：
H01L21/762
IPC分类号 ：
H01L21/762 H01L27/088
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/71
限定在组H01L21／70中的器件的特殊部件的制造
H01L21/76
组件间隔离区的制作
H01L21/762
介电区
法律状态
2022-06-07 ：
实质审查的生效
IPC(主分类) : H01L 21/762
申请日 : 20211119
申请日 : 20211119
2022-05-20 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
