一种屏蔽栅沟槽场效应晶体管的制备方法
实质审查的生效
摘要
本发明提供一种屏蔽栅沟槽场效应晶体管的制备方法，分步形成中间氧化层及栅氧化层，从而可形成形貌和质量较好的中间氧化层，且可以根据需要控制中间氧化层的厚度，使得制备中间氧化层的厚度不受栅氧化层的厚度的限制，从而可以调制SGT‑MOSFET器件的栅源电容及栅漏电容的大小，使得SGT‑MOSFET器件可适配不同的应用场景；另外，形貌及质量较好以及厚度可控的中间氧化层还可改善SGT‑MOSFET器件的栅源漏电的电性能；从而本发明能够优化中间氧化层的形貌，极大的改善中间氧化层的质量，且中间氧化层的厚度可控，以提升SGT‑MOSFET器件的电性能。
基本信息
专利标题 ：
一种屏蔽栅沟槽场效应晶体管的制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114284149A
申请号 ：
CN202111582066.2
公开（公告）日 ：
2022-04-05
申请日 ：
2021-12-22
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
郭亮良
申请人 ：
瑶芯微电子科技（上海）有限公司
申请人地址 ：
上海市浦东新区中国（上海）自由贸易试验区蔡伦路1690号3幢405、416室
代理机构 ：
上海光华专利事务所(普通合伙)
代理人 ：
卢炳琼
优先权 ：
CN202111582066.2
主分类号 ：
H01L21/336
IPC分类号 ：
H01L21/336 H01L29/78
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/334
制造单极型器件的台阶式工艺
H01L21/335
场效应晶体管
H01L21/336
带有绝缘栅的
法律状态
2022-04-22 ：
实质审查的生效
IPC(主分类) : H01L 21/336
申请日 : 20211222
申请日 : 20211222
2022-04-05 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
