一种屏蔽栅MOSFET器件及其制作方法
实质审查的生效
摘要
本申请公开了一种屏蔽栅MOSFET器件及其制作方法，属于半导体器件及制造领域。该方法包括：在屏蔽栅厚介质层形成后，通过等高度的光刻胶形成出屏蔽栅多晶硅生成区域，光刻胶去除后其位置淀积形成屏蔽栅多晶硅，同时，屏蔽栅厚介质层上方紧贴沟槽侧壁处淀积形成栅多晶硅，从而在不增加光刻过程情况下一步淀积完成屏蔽栅多晶硅和栅多晶硅，减少了多晶硅的淀积次数，以解决相关技术中光刻次数较多带来的成本问题；此外，新结构与新工艺下，减少了屏蔽栅多晶硅和栅多晶硅这两层多晶硅之间的交叠电容，进而降低了输入电容。
基本信息
专利标题 ：
一种屏蔽栅MOSFET器件及其制作方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114496755A
申请号 ：
CN202210008434.0
公开（公告）日 ：
2022-05-13
申请日 ：
2022-01-06
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
颜树范
申请人 ：
上海华虹宏力半导体制造有限公司
申请人地址 ：
上海市浦东新区中国（上海）自由贸易试验区祖冲之路1399号
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
黎伟
优先权 ：
CN202210008434.0
主分类号 ：
H01L21/28
IPC分类号 ：
H01L21/28 H01L21/336 H01L29/78 G03F7/42
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/28
用H01L21/20至H01L21/268各组不包含的方法或设备在半导体材料上制造电极的
法律状态
2022-05-31 ：
实质审查的生效
IPC(主分类) : H01L 21/28
申请日 : 20220106
申请日 : 20220106
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
