本申请实施例公开了一种非易失性存储装置，包括：外围电路，外围电路耦接于存储单元阵列，被配置为将第一物理页和第二物理页以缓存编程方式对所述存储单元阵列分别进行相继的第一次编程和第二次编程；外围电路包括分别耦合到位线的多个页缓冲器，每个页缓冲器包括：主锁存器和(N‑1)个数据锁存器和与数据通路耦接的一个缓存锁存器；主锁存器被配置为能够存储第一非物理页信息；外围电路还被配置为在对第一物理页进行编程的过程中，在第2^(N‑M)个存储器状态的编程验证通过的情况下使得主锁存器存储的对应第1至第2^(N‑M)个存储器状态的标识不同于对应第2^(N‑M)+1至第2^N个存储器状态的标识，其中M为大于或等于1且小于或等于(N‑2)的整数。