集成电路结构和用于形成存储器的多层互连结构的方法
公开
摘要
本文的实施例公开了互连结构的金属层的配置，该配置可以提高存储器性能(诸如静态随机存取存储器(SRAM)存储器性能)和/或逻辑性能。例如，本文的实施例将位线放置在金属一(M1)层中，M1层为存储器单元的互连结构的最下部金属化层级，以最小化位线电容，并且将位线配置为金属一层的最宽金属线以最小化位线电阻。在一些实施例中，互连结构具有双字线结构以降低字线电阻。在一些实施例中，互连结构具有双电压线结构以降低电压线电阻。在一些实施例中，向字线和/或电压线添加割阶以降低其相应的电阻。在一些实施例中，互连结构的通孔形状配置为降低互连结构的电阻。本发明的实施例还涉及集成电路结构和用于形成存储器的多层互连结构的方法。
基本信息
专利标题 ：
集成电路结构和用于形成存储器的多层互连结构的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114582874A
申请号 ：
CN202210058209.8
公开（公告）日 ：
2022-06-03
申请日 ：
2022-01-19
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
廖忠志
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
中国台湾新竹
代理机构 ：
北京德恒律治知识产权代理有限公司
代理人 ：
章社杲
优先权 ：
CN202210058209.8
主分类号 ：
H01L27/11
IPC分类号 ：
H01L27/11 H01L23/538
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/10
在重复结构中包括有多个独立组件的
H01L27/105
包含场效应组件的
H01L27/11
静态随机存取存储结构的
法律状态
2022-06-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
