堆叠纳米片环栅CMOS器件及其制备方法
实质审查的生效
摘要
本发明提供一种堆叠纳米片环栅CMOS器件及其制备方法，CMOS器件包括：衬底，形成于衬底NMOS区域上方的第一NMOS和第二NMOS，第一NMOS的纳米片阵列中每个纳米片沟道由内到外依次环绕有第一高k介质层、NMOS功函数层和导电金属层，第二NMOS的纳米片阵列中每个纳米片沟道由内到外依次环绕有第二高k介质层、NMOS功函数层和导电金属层；形成于衬底PMOS区域上方的第一PMOS和第二PMOS，第一PMOS的纳米片阵列中每个纳米片沟道由内到外依次环绕有第二高k介质层、PMOS功函数层和导电金属层，第二PMOS的纳米片阵列中每个纳米片沟道由内到外依次环绕有第一高k介质层、PMOS功函数层和导电金属层。
基本信息
专利标题 ：
堆叠纳米片环栅CMOS器件及其制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114551357A
申请号 ：
CN202210159294.7
公开（公告）日 ：
2022-05-27
申请日 ：
2022-02-21
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
殷华湘姚佳欣徐忍忍魏延钊
申请人 ：
中国科学院微电子研究所;北方集成电路技术创新中心（北京）有限公司
申请人地址 ：
北京市朝阳区北土城西路3号
代理机构 ：
北京兰亭信通知识产权代理有限公司
代理人 ：
孙峰芳
优先权 ：
CN202210159294.7
主分类号 ：
H01L21/8238
IPC分类号 ：
H01L21/8238 H01L27/092
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8238
互补场效应晶体管，例如CMOS
法律状态
2022-06-14 ：
实质审查的生效
IPC(主分类) : H01L 21/8238
申请日 : 20220221
申请日 : 20220221
2022-05-27 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
