用于静电防护的MOS器件及其制备方法
公开
摘要
本发明提供一种用于静电防护的MOS器件及其制备方法，其中MOS器件包括堆叠的第一衬底、埋氧层和第二衬底、位于所述第二衬底中的阱区、栅极、轻掺杂漏区、漏端和源端。其中，所述漏端包括：第一体部和第一齿部；所述源端包括：第二体部和第二齿部，相邻的所述第一齿部与所述第二齿部相对设置且交错排布。本申请通过将漏端的第一齿部和源端的第二齿部设计为交错排布，并且漏端和源端之间的所述轻掺杂漏区能够保证二者电学上的连接，使得漏端和源端在两侧的形状可以形成互补，并且极大地增加了源端和漏端两侧与阱区之间的接触面积，即增加了PN结的结面积，增加了ESD的通流面积，从而提高了器件的静电防护能力。
基本信息
专利标题 ：
用于静电防护的MOS器件及其制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114566499A
申请号 ：
CN202210185557.1
公开（公告）日 ：
2022-05-31
申请日 ：
2022-02-28
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
范炜盛
申请人 ：
华虹半导体（无锡）有限公司
申请人地址 ：
江苏省无锡市新吴区新洲路30号
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
戴广志
优先权 ：
CN202210185557.1
主分类号 ：
H01L27/02
IPC分类号 ：
H01L27/02 H01L27/088 H01L29/08 H01L21/8234
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
法律状态
2022-05-31 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
