一种半导体器件抗静电结构及其制备方法
实质审查的生效
摘要
一种半导体器件抗静电结构及其制备方法，该结构的制备是：在N型半导体层上生长InGaP层、N型GaAs层、I层、P型GaAs层，在P型GaAs层表面蒸镀并刻蚀形成两个间隔的第一金属层；控制湿法刻蚀工艺在第一金属层下方形成宽度小于第一金属层的PIN半导体层；涂布光阻至厚度超过第一金属上方，曝光、显影，在第一金属层上方及两个PIN半导体层之间区域打开窗口；蒸镀金属、高温退火，在N型半导体层上方形成欧姆接触的第二金属层、在第一金属层上方形成欧姆接触的第三金属层，第二金属层与两个PIN半导体结构均具有间隙；该半导体器件抗静电结构的制法能够将第二金属层做得很宽，大幅降低两个PIN之间的串联电阻，提升芯片的抗静电能力。
基本信息
专利标题 ：
一种半导体器件抗静电结构及其制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114373747A
申请号 ：
CN202210000218.1
公开（公告）日 ：
2022-04-19
申请日 ：
2022-01-03
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
陈金龙何先良魏鸿基
申请人 ：
厦门市三安集成电路有限公司
申请人地址 ：
福建省厦门市同安区洪塘镇民安大道753-799号
代理机构 ：
代理人 ：
优先权 ：
CN202210000218.1
主分类号 ：
H01L27/02
IPC分类号 ：
H01L27/02 H01L29/868
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
法律状态
2022-05-06 ：
实质审查的生效
IPC(主分类) : H01L 27/02
申请日 : 20220103
申请日 : 20220103
2022-04-19 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
