一种晶圆级降低漏电的ESD结构
公开
摘要
本发明公开了一种晶圆级降低漏电的ESD结构，包括采用晶圆级封装工艺封装的控制电路、反馈电路、泄放电路及钳位电路；其中，控制电路的第一输入端连接电源VCC1，控制电路的第二输入端连接电源VCC2，控制电路的第一输出端依次连接反馈电路、泄放电路及钳位电路，控制电路的第二输出端与反馈电路连接；反馈电路的输出端与泄放电路的输出端连接；泄放电路的输出端与钳位电路的第一输入端连接，钳位电路的第二输入端连接有电源VDD。通过晶圆级工艺封装的控制电路、反馈电路、泄放电路及钳位电路，能够在有效减小芯片占用面积，提高输出电压稳定性，保证芯片及电路在ESD发生后的安全稳定性，同时降低漏电造成的损耗。
基本信息
专利标题 ：
一种晶圆级降低漏电的ESD结构
专利标题（英）：
暂无
公开（公告）号 ：
CN114597881A
申请号 ：
CN202210267077.X
公开（公告）日 ：
2022-06-07
申请日 ：
2022-03-17
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
程金星王庆波于艾温伟伟吴友朋
申请人 ：
中国人民解放军96901部队23分队
申请人地址 ：
北京市海淀区北清路109号
代理机构 ：
宁波高新区核心力专利代理事务所(普通合伙)
代理人 ：
蔡菡华
优先权 ：
CN202210267077.X
主分类号 ：
H02H9/04
IPC分类号 ：
H02H9/04 H02H7/20 H01L27/02
法律状态
2022-06-07 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
