包括第一步到第六步的预烧测试被施加到半导体存储器上，在每一步中，电压被施加相同的时长，该半导体存储器具有交替排列的具有位线彼此交叉的扭曲结构的位线对和具有位线彼此平行的非扭曲结构的位线对。由于向所有位线施加应力的时长可以设为相等，所以在位线之间施加应力的时长上不会发生偏差。可以防止存储单元特性由于预烧测试而引起的过度恶化。另外，在第一步到第六步中可以使未向其施加应力的位线数目最小。因此，可以增大向其施加应力的位线的比率，这减少了预烧测试时间。从而可以减小测试成本。