一种针对集成QFN芯片的板级封装设计优化方法
授权
摘要
本发明公开一种针对集成QFN芯片的板级封装设计优化方法，步骤包括：确定集成电路板的参数并建立热力耦合仿真模型；构建焊盘热应力和晶片翘曲的性能函数；构建焊盘热应力和晶片翘曲的极限状态方程；构建焊盘热应力和晶片翘曲的近似极限状态方程；校核焊盘强度和晶片翘曲；结束并输出板级封装最优设计和固定点最优误差容限。本发明通过对集成QFN芯片的板级封装构建热力耦合仿真模型，并采用区间分析技术建立极限状态方程，所得板级封装最优设计方案不仅可以满足热应力和翘曲的设计要求，同时也具有最低的加工成本和工艺难度。并且，本发明所提方法在效率和收敛性方面具良好综合性能。
基本信息
专利标题 ：
一种针对集成QFN芯片的板级封装设计优化方法
专利标题（英）：
暂无
公开（公告）号 ：
CN108614941A
申请号 ：
CN201810428420.8
公开（公告）日 ：
2018-10-02
申请日 ：
2018-05-08
授权号 ：
CN108614941B
授权日 ：
2022-04-12
发明人 ：
黄志亮李潇周超伦曾宪辰
申请人 ：
湖南城市学院
申请人地址 ：
湖南省益阳市赫山区迎宾东路518号
代理机构 ：
长沙惟盛赟鼎知识产权代理事务所(普通合伙)
代理人 ：
黄敏华
优先权 ：
CN201810428420.8
主分类号 ：
G06F17/50
IPC分类号 ：
G06F17/50
法律状态
2022-04-12 ：
授权
2021-11-30 ：
著录事项变更
IPC(主分类) : G06F 17/50
变更事项 : 发明人
变更前 : 黄志亮 李潇 周超伦 曾宪辰
变更后 : 黄志亮 曾琦 曾宪辰 阳同光 李航洋 赵治国
变更事项 : 发明人
变更前 : 黄志亮 李潇 周超伦 曾宪辰
变更后 : 黄志亮 曾琦 曾宪辰 阳同光 李航洋 赵治国
2018-10-30 ：
实质审查的生效
IPC(主分类) : G06F 17/50
申请日 : 20180508
申请日 : 20180508
2018-10-02 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
