用于介电层的应力调制
授权
摘要
一种方法包括分别蚀刻伪栅极堆叠件的第一部分和第二部分以形成第一开口和第二开口，以及沉积氮化硅层以填充第一开口和第二开口。沉积氮化硅层包括从使用氢自由基处理第一氮化硅层、注入第一氮化硅层及它们的组合中选择的第一工艺。该方法还包括蚀刻伪栅极堆叠件的第三部分以形成沟槽，蚀刻位于第三部分下方的半导体鳍以将沟槽向下延伸到半导体衬底的位于伪栅极堆叠件下面的主体部分中，以及将第二氮化硅层沉积到沟槽中。本发明的实施例还涉及用于介电层的应力调制。
基本信息
专利标题 ：
用于介电层的应力调制
专利标题（英）：
暂无
公开（公告）号 ：
CN110660735A
申请号 ：
CN201910024599.5
公开（公告）日 ：
2020-01-07
申请日 ：
2019-01-10
授权号 ：
CN110660735B
授权日 ：
2022-04-19
发明人 ：
柯忠廷林翰奇王俊尧黄靖宇李资良王勇智
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
中国台湾新竹
代理机构 ：
北京德恒律治知识产权代理有限公司
代理人 ：
章社杲
优先权 ：
CN201910024599.5
主分类号 ：
H01L21/8234
IPC分类号 ：
H01L21/8234 H01L21/336 H01L27/088
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
法律状态
2022-04-19 ：
授权
2020-02-04 ：
实质审查的生效
IPC(主分类) : H01L 21/8234
申请日 : 20190110
申请日 : 20190110
2020-01-07 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
