FDSOI器件的赝栅极去除方法
授权
摘要
本发明公开了一种FDSOI器件的赝栅极去除方法，通过应力近邻技术部分去除器件的氮化硅侧墙，化学机械研磨层间介质氧化层后停止在拉应力氮化硅膜上，以剩余的拉应力氮化硅膜为等离子体刻蚀起始层，采用终点模式将赝栅极刻蚀去除。本发明可以减少现有工艺磷酸对源漏锗硅层的破坏和赝栅极顶部氮化硅硬掩膜的损耗，实现应力近邻效果的同时保护栅极形貌，而且可以有效保证最终刻蚀完成后不同晶圆之间、不同批货之间以及同一晶圆不同图形密度尺寸区域之间的栅极高度差异非常小，同时由于终点模式的运用，氮化硅刻蚀完后会及时停止，仅通过刻蚀非晶硅层单步时间来控制最终得到的栅极高度，栅极高度可控且工艺易于控制。
基本信息
专利标题 ：
FDSOI器件的赝栅极去除方法
专利标题（英）：
暂无
公开（公告）号 ：
CN110148562A
申请号 ：
CN201910311212.4
公开（公告）日 ：
2019-08-20
申请日 ：
2019-04-18
授权号 ：
CN110148562B
授权日 ：
2022-05-27
发明人 ：
袁晓龙钮锋王昌锋廖端泉
申请人 ：
上海华力集成电路制造有限公司
申请人地址 ：
上海市浦东新区中国（上海）自由贸易试验区康桥东路298号1幢1060室
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
栾美洁
优先权 ：
CN201910311212.4
主分类号 ：
H01L21/336
IPC分类号 ：
H01L21/336 H01L21/3105 H01L21/311
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/334
制造单极型器件的台阶式工艺
H01L21/335
场效应晶体管
H01L21/336
带有绝缘栅的
法律状态
2022-05-27 ：
授权
2019-09-13 ：
实质审查的生效
IPC(主分类) : H01L 21/336
申请日 : 20190418
申请日 : 20190418
2019-08-20 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN110148562A.PDF
PDF下载
