栅极堆叠结构的形成方法及FinFET器件的形成方法
实质审查的生效
摘要
本发明提供一种栅极堆叠结构的形成方法及FinFET器件的形成方法，栅极堆叠结构的形成方法包括：提供一衬底；形成功函数叠层；形成阻挡层覆盖功函数叠层；形成抗反射层填充栅极沟槽；去除所述第二区域的抗反射层及阻挡层；去除第二区域的部分功函数叠层；去除第一区域的抗反射层及阻挡层；在栅极沟槽内形成栅极导电层，以形成第一栅极堆叠结构及第二栅极堆叠结构。本发明中，通过在功函数叠层上形成阻挡层，利用阻挡层减少或避免在去除抗反射层时以及在去除阻挡层时损伤功函数叠层，并且同时不影响整个工艺过程的工艺窗口，从而解决在打开功函数叠层上的抗反射层时功函数叠层被损伤的问题，提高制造栅极叠层结构的良率。
基本信息
专利标题 ：
栅极堆叠结构的形成方法及FinFET器件的形成方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114361017A
申请号 ：
CN202111640460.7
公开（公告）日 ：
2022-04-15
申请日 ：
2021-12-29
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
黄豪俊
申请人 ：
上海集成电路装备材料产业创新中心有限公司;上海集成电路研发中心有限公司
申请人地址 ：
上海市嘉定区叶城路1288号6幢JT2216室
代理机构 ：
上海思微知识产权代理事务所(普通合伙)
代理人 ：
曹廷廷
优先权 ：
CN202111640460.7
主分类号 ：
H01L21/28
IPC分类号 ：
H01L21/28 H01L21/027 H01L21/336
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/28
用H01L21/20至H01L21/268各组不包含的方法或设备在半导体材料上制造电极的
法律状态
2022-05-03 ：
实质审查的生效
IPC(主分类) : H01L 21/28
申请日 : 20211229
申请日 : 20211229
2022-04-15 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
