集成电路和半导体器件

授权

摘要

本公开的实施例涉及集成电路和半导体器件。在一个实施例中，集成电路包括双极晶体管的行，该双极晶体管的行包括具有多个第一导电区域的第一半导体层、具有第二导电区域的第二半导体层、在第一半导体层和第二半导体层之间的共用基极、和在第一方向上延伸的多个绝缘体壁。第一导电区域通过绝缘体壁彼此分离。集成电路还包括在第二方向上延伸并与该双极晶体管的行中的每个双极晶体管接触的绝缘沟槽。导电层耦合到基极，并且导电层延伸穿过绝缘体壁并且至少部分地延伸到绝缘沟槽中。本公开的实施例能够实现晶体管密度的增加，从而增加存储器单元的密度。

基本信息

专利标题：

集成电路和半导体器件

专利标题（英）：

暂无

公开（公告）号：

暂无

申请号：

CN201920454170.5

公开（公告）日：

暂无

申请日：

2019-04-04

授权号：

CN209822645U

授权日：

2019-12-20

发明人：

P·波伊文

申请人：

意法半导体(鲁塞)公司

申请人地址：

法国鲁塞

代理机构：

北京市金杜律师事务所

代理人：

王茂华

优先权：

CN201920454170.5

主分类号：

H01L27/24

IPC分类号：

H01L27/24