一种基于上位机的PLL芯片配置测试系统
授权
摘要
本实用新型公开了一种基于上位机的PLL芯片配置测试系统，包括：数字处理单元，连接上位机与频综电路模块，用于解析接收的寄存器参数命令，并下发给频综电路模块；频综电路模块，根据接收的寄存器配置信息输出对应信号波形；频谱仪，被配置为接收并显示频综电路模块输出的信号波形；上位机，向频综电路模块输入寄存器配置信息，并获取频谱仪输出波形的波形指标。本实用新型利用上位机接收频谱仪的信号波形信息，判断波形指标是否合格，并手动或自动下发寄存器值，重新更新PLL芯片配置，以达到PLL芯片所需指标，前期有数字处理人员编写好上位机及FPGA程序，后期测试只需射频设计人员调试即可，减少FPGA编译时间，提高了效率。
基本信息
专利标题 ：
一种基于上位机的PLL芯片配置测试系统
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN201921618981.0
公开（公告）日 ：
暂无
申请日 ：
2019-09-26
授权号 ：
CN211264298U
授权日 ：
2020-08-14
发明人 ：
周雨石李海龙钟为金
申请人 ：
成都九洲迪飞科技有限责任公司
申请人地址 ：
四川省成都市高新区天府大道中段1366号2栋7层15-21号、8层12-18号
代理机构 ：
成都金英专利代理事务所(普通合伙)
代理人 ：
郭肖凌
优先权 ：
CN201921618981.0
主分类号 ：
G06F11/22
IPC分类号 ：
G06F11/22 G06F15/78
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F11/00
错误检测；错误校正；监控
G06F11/22
在准备运算或者在空闲时间期间内，通过测试作故障硬件的检测或定位
法律状态
2020-08-14 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
