一种半导体测试芯片，供用于半导体组件的打线可靠度测试，包含半导体基底及至少一设置在该半导体基底上的测试芯片，该至少一测试芯片具有反向该半导体基底的顶面，及至少一自该顶面对外裸露的电连接垫，该电连接垫具有金属层及形成于金属层的至少部分表面的金属化合物层，其中，该金属化合物层包括金属氧化物，且该金属化合物层的厚度介于2nm至50nm。此外，本发明还同时提供该半导体测试芯片的制作方法。通过该金属化合物层的组成、厚度及图样的其中至少一种，仿真半导体组件的电连接垫的表面状态，或于不同环境的氧化及腐蚀破坏状况，得以加速利用该半导体测试芯片进行可靠度测试时的反应进行，以减少可靠度测试的时间。