本发明涉及一种半导体芯片的测试方法，所述半导体芯片中包括至少一个逻辑单元，每个所述逻辑单元中包括多个逻辑块，每个所述逻辑块包括多个逻辑页，每个所述逻辑页包括多个逻辑列，其特征在于，包括：启动测试程序，所述测试程序包括预设的地址规则，在所述地址规则中，用第一坐标表示所述多个逻辑页的地址，用第二坐标表示所述多个逻辑块的地址，用寄存器表示所述多个逻辑列的地址；读取测试文件，所述测试文件中包括待测试对象的地址；以及所述测试程序根据所述地址规则对所述待测对象进行定位和测试。本发明的测试方法降低了不同产品、同类型测试的开发成本和开发周期。