半导体结构的制造方法
实质审查的生效
摘要
该发明公开了一种半导体结构的制造方法，包括提供基底；于基底上形成第一掩膜图案和第一掩膜开口，第一掩膜开口位于相邻的第一掩膜图案之间；于第一掩膜图案和第一掩膜开口上形成第二掩膜图案和第二掩膜开口，第二掩膜开口位于相邻的第二掩膜图案之间，其中，第二掩膜图案在基底上的投影和第一掩膜图案以及第一掩膜开口在基底上的投影至少部分重叠，且第二掩膜开口在基底上的投影和第一掩膜图案以及第一掩膜开口在基底上的投影至少部分重叠；基于第一掩膜图案、第一掩膜开口、第二掩膜图案和第二掩膜开口在基底上形成第一图案和第一开口。根据本发明实施例的半导体结构的制造方法能够提高图形化的精度，减小图形线宽，提高集成度。
基本信息
专利标题 ：
半导体结构的制造方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114496771A
申请号 ：
CN202011254219.6
公开（公告）日 ：
2022-05-13
申请日 ：
2020-11-11
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
陈恩浩
申请人 ：
长鑫存储技术有限公司
申请人地址 ：
安徽省合肥市经济技术开发区空港工业园兴业大道388号
代理机构 ：
上海盈盛知识产权代理事务所(普通合伙)
代理人 ：
孙佳胤
优先权 ：
CN202011254219.6
主分类号 ：
H01L21/308
IPC分类号 ：
H01L21/308
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/30
用H01L21/20至H01L21/26各组不包含的方法或设备处理半导体材料的
H01L21/302
改变半导体材料的表面物理特性或形状的，例如腐蚀、抛光、切割
H01L21/306
化学或电处理，例如电解腐蚀
H01L21/308
应用掩膜的
法律状态
2022-05-31 ：
实质审查的生效
IPC(主分类) : H01L 21/308
申请日 : 20201111
申请日 : 20201111
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
