半导体结构的形成方法
实质审查的生效
摘要

一种半导体结构的形成方法,形成方法包括:提供基底;在基底上形成核心层;对牺牲区的核心层进行离子掺杂,适于使牺牲区的核心层与抗刻蚀区的核心层的被刻蚀速率不同,掺杂有离子的核心层用于作为牺牲层,未掺杂有离子的核心层用于作为抗刻蚀层;形成贯穿位于相邻牺牲区之间的核心层的沟槽;在沟槽的侧壁上形成侧墙,位于沟槽侧壁的侧墙围成第一凹槽;采用刻蚀工艺,去除牺牲层,形成贯穿抗刻蚀层的第二凹槽,刻蚀工艺对牺牲层的刻蚀速率大于对抗刻蚀层的刻蚀速率;以抗刻蚀层和侧墙为掩膜,刻蚀第一凹槽和第二凹槽底部的目标层,形成目标图形。本发明实施例有利于提高目标图形的图形精度、以及目标图形与设计图形的匹配度。

基本信息
专利标题 :
半导体结构的形成方法
专利标题(英):
暂无
公开(公告)号 :
CN114551333A
申请号 :
CN202011329749.2
公开(公告)日 :
2022-05-27
申请日 :
2020-11-24
授权号 :
暂无
授权日 :
暂无
发明人 :
金吉松
申请人 :
中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请人地址 :
上海市浦东新区中国(上海)自由贸易试验区张江路18号
代理机构 :
上海知锦知识产权代理事务所(特殊普通合伙)
代理人 :
高静
优先权 :
CN202011329749.2
主分类号 :
H01L21/768
IPC分类号 :
H01L21/768  H01L21/8232  
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L21/71
限定在组H01L21/70中的器件的特殊部件的制造
H01L21/768
利用互连在器件中的分离元件间传输电流
法律状态
2022-06-14 :
实质审查的生效
IPC(主分类) : H01L 21/768
申请日 : 20201124
2022-05-27 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332