用于制造半导体封装件的方法
实质审查的生效
摘要
公开了一种用于制造半导体封装件的方法。使用具有上套和下套的压模机。将模制底部填充(MUF)材料分配在模腔的底表面上以形成具有蛇形形状的第一分配图案。其上安装有晶片层叠物的基底基板被装载在上套上。晶片层叠物插入其中的模腔是闭合的，并且MUF材料在晶片层叠物之间流动以浸渍晶片层叠物。
基本信息
专利标题 ：
用于制造半导体封装件的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114361049A
申请号 ：
CN202110409948.2
公开（公告）日 ：
2022-04-15
申请日 ：
2021-04-16
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
徐京范文钟奎朴钟爀罗松
申请人 ：
爱思开海力士有限公司
申请人地址 ：
韩国京畿道
代理机构 ：
北京三友知识产权代理有限公司
代理人 ：
刘久亮
优先权 ：
CN202110409948.2
主分类号 ：
H01L21/56
IPC分类号 ：
H01L21/56 H01L21/54
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/50
应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的
H01L21/56
封装，例如密封层、涂层
法律状态
2022-05-03 ：
实质审查的生效
IPC(主分类) : H01L 21/56
申请日 : 20210416
申请日 : 20210416
2022-04-15 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
