一种减小寄生电阻的芯片封装结构
实质审查的生效
摘要
本发明揭示了一种芯片的封装结构，其特征在于：所述芯片的封装结构包括地电路，且所述地电路设置有对应的地PAD，其中，所述地电路的地PAD上打有引线并通过引线连接到芯片的封装框架上，从而将芯片内的地引到芯片的封装框架的引脚上以减小寄生电阻。本发明的芯片封装结构利用VDD箝位电压电路设计芯片内部电源和地电路走线，既确保ESD保护又兼顾芯片成本。
基本信息
专利标题 ：
一种减小寄生电阻的芯片封装结构
专利标题（英）：
暂无
公开（公告）号 ：
CN114496999A
申请号 ：
CN202111041093.9
公开（公告）日 ：
2022-05-13
申请日 ：
2021-09-06
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
张兵袁少华安旭阳
申请人 ：
上海芯圣电子股份有限公司
申请人地址 ：
上海市松江区小昆山镇山西路10号1号房404室
代理机构 ：
北京前审知识产权代理有限公司
代理人 ：
张静
优先权 ：
CN202111041093.9
主分类号 ：
H01L23/60
IPC分类号 ：
H01L23/60 H01L23/64
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L23/00
半导体或其他固态器件的零部件
H01L23/58
其他组不包含的，用于半导体器件的电结构装置
H01L23/60
防静电荷或放电的保护装置，例如法拉第防护屏
法律状态
2022-05-31 ：
实质审查的生效
IPC(主分类) : H01L 23/60
申请日 : 20210906
申请日 : 20210906
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
