一种异质共面集成芯片的封装方法
实质审查的生效
摘要
本发明涉及一种异质共面集成芯片的封装方法，一种异质共面集成芯片的封装方法，将不同材料不同制程的多种裸芯片正面(焊盘面)用临时键合胶粘接固定在玻璃衬底正面上，芯片按照一定规则进行排布，将玻璃衬底背面贴上蓝膜，通过磨片机或减薄机加工，优化工艺参数，实现共面减薄至目标厚度，随后进行解键合得到厚度一致的分立芯片。将分立芯片贴片在高导热壳体上，然后进行共面植球，通过FC倒装焊工艺焊接在多层布线基板对应的焊盘处形成异质共面集成芯片。本发明适用于多品种小批量的产品研发、自动化程度高、成本低等方面的优点，可为后续三维异质集成系统小型化发展提供重要技术支撑。
基本信息
专利标题 ：
一种异质共面集成芯片的封装方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114334679A
申请号 ：
CN202111334503.9
公开（公告）日 ：
2022-04-12
申请日 ：
2021-11-11
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
魏猛韩立昌田英林立娜张平
申请人 ：
四川航天电子设备研究所
申请人地址 ：
四川省成都市龙泉驿区818信箱2分箱
代理机构 ：
中国航天科技专利中心
代理人 ：
徐晓艳
优先权 ：
CN202111334503.9
主分类号 ：
H01L21/56
IPC分类号 ：
H01L21/56 H01L23/31 H01L25/18 H01L23/488 H01L21/60
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/50
应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的
H01L21/56
封装，例如密封层、涂层
法律状态
2022-04-29 ：
实质审查的生效
IPC(主分类) : H01L 21/56
申请日 : 20211111
申请日 : 20211111
2022-04-12 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
