堆叠芯片与堆叠芯片的测试方法
公开
摘要
本申请提供了一种堆叠芯片与堆叠芯片的测试方法,该堆叠芯片包括多个芯片,多个芯片至少包括第一芯片,第一芯片包括至少一个输入输出接口,输入输出接口的一端用于接收测试机台发出的至少一组测试信号,多个输入输出接口的另一端分别与多个芯片的测试模块电连接,其中,输入输出接口输出的一组测试信号输入至对应的测试模块,且各测试模块都与至少一个输入输出接口连接,从而只需要一个测试机台向第一芯片的输入输出接口输入多组测试信号,就可以同时对多个芯片进行测试。本申请的方案可以降低测试成本,保证了测试效率较高,从而解决了现有技术中的堆叠芯片中的多个芯片需要多个测试机台导致资源消耗较大的问题。
基本信息
专利标题 :
堆叠芯片与堆叠芯片的测试方法
专利标题(英):
暂无
公开(公告)号 :
CN114295868A
申请号 :
CN202111536001.4
公开(公告)日 :
2022-04-08
申请日 :
2021-12-15
授权号 :
暂无
授权日 :
暂无
发明人 :
左丰国王玉冰李岩刘琦韩洋邱锋波
申请人 :
西安紫光国芯半导体有限公司
申请人地址 :
陕西省西安市高新区丈八街办高新六路38号A座4楼
代理机构 :
北京康信知识产权代理有限责任公司
代理人 :
张岳峰
优先权 :
CN202111536001.4
主分类号 :
G01R1/04
IPC分类号 :
G01R1/04 G01R31/28
IPC结构图谱
G
G部——物理
G01
测量;测试
G01R
测量电变量;测量磁变量
G01R1/00
包括在G01R5/00至G01R13/00或G01R31/00组中的各类仪器或装置的零部件
G01R1/02
一般结构零部件
G01R1/04
外壳;支承构件;端子装置
法律状态
2022-04-08 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载