芯片堆叠封装方法及芯片堆叠结构
授权
摘要
本发明提供了一种芯片堆叠封装方法及芯片堆叠结构，所述方法包括以下：在第一晶圆的多个第一晶片的上表面形成第一外延层，每一所述第一晶片的上表面具有第一金属垫，所述第一外延层的上表面具有第一焊盘和第二焊盘，且所述第一外延层内具有导电路径；将多个第二晶片分别以主动表面朝向所述第一外延层的方式粘接固定到所述第一外延层的上表面，每一所述第二晶片的主动表面具有多个第二金属垫，且每一所述第二金属垫与一个第一焊盘导电连接；将所述第一晶圆进行切割形成多个集成晶片，每一所述集成晶片包括一个第一晶片和一个第二晶片。本发明可大大降低堆叠封装结构的高度，从而减小整个封装结构的体积。
基本信息
专利标题 ：
芯片堆叠封装方法及芯片堆叠结构
专利标题（英）：
暂无
公开（公告）号 ：
CN111128910A
申请号 ：
CN201911265019.8
公开（公告）日 ：
2020-05-08
申请日 ：
2019-12-10
授权号 ：
CN111128910B
授权日 ：
2022-04-15
发明人 ：
赖振楠
申请人 ：
深圳宏芯宇电子股份有限公司
申请人地址 ：
广东省深圳市龙岗区南湾街道上李朗平吉大道金科路金积嘉科技园1栋9楼
代理机构 ：
深圳市顺天达专利商标代理有限公司
代理人 ：
陆军
优先权 ：
CN201911265019.8
主分类号 ：
H01L23/31
IPC分类号 ：
H01L23/31 H01L23/498 H01L25/00 H01L25/07
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L23/00
半导体或其他固态器件的零部件
H01L23/28
封装，例如密封层、涂覆物
H01L23/31
按配置特点进行区分的
法律状态
2022-04-15 ：
授权
2020-06-02 ：
实质审查的生效
IPC(主分类) : H01L 23/31
申请日 : 20191210
申请日 : 20191210
2020-05-08 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN111128910A.PDF
PDF下载
