一种芯片堆叠封装结构
授权
摘要
本实用新型公开了一种芯片堆叠封装结构，属于集成电路封装领域。针对现有技术中存在的芯片堆叠封装基板制程复杂、成本高以及厚度大的问题，本实用新型提供了一种芯片堆叠封装结构及其工艺方法，本方案芯片堆叠的封装产品，采用金属基材，在金属基材正面选择性半蚀刻形成容置第一芯片的凹槽和多个分离的围绕凹槽排布的正面引脚，在正面引脚的正面进行第二芯片的设置，包封工艺后，通过研磨或蚀刻露出凹槽内安装的第一芯片的导电凸块与引线脚。解决了现有芯片堆叠封装基板制程复杂和成本高的同时，也满足对封装体厚度的控制。避免现有芯片堆叠封装基板制程复杂和成本高的问题，简化整体工艺制程和降低了成本。
基本信息
专利标题 ：
一种芯片堆叠封装结构
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN201922155937.7
公开（公告）日 ：
暂无
申请日 ：
2019-12-04
授权号 ：
CN210575836U
授权日 ：
2020-05-19
发明人 ：
吴涛岳茜峰吴奇斌吕磊汪阳
申请人 ：
长电科技（滁州）有限公司
申请人地址 ：
安徽省滁州市经济技术开发区城北工业园苏州路以西、世纪大道以北
代理机构 ：
安徽知问律师事务所
代理人 ：
侯晔
优先权 ：
CN201922155937.7
主分类号 ：
H01L21/56
IPC分类号 ：
H01L21/56 H01L23/31 H01L25/065
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/50
应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的
H01L21/56
封装，例如密封层、涂层
法律状态
2020-05-19 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN210575836U.PDF
PDF下载
