一种多芯片正装重置晶圆级封装结构及方法

实质审查的生效

摘要

本发明公开了一种多芯片正装重置晶圆级封装结构及方法，包括以下步骤：多芯片重置布局，采用贴片工艺将不同类型的芯片1放置在贴有临时键合膜11的基板12上，芯片正面向上，背面贴合在基板上的临时键合膜上；芯片正面含有电极、关键功能区；第一层绝缘层制作，利用涂布、喷涂和层压工艺在基板12的有芯片面做上第一层绝缘层15，利用光刻等工艺进行图案化处理，暴露出芯片的部分电极和所有的关键功能区；最后，完成再布线工艺后主要封装工艺完成，后续按每组芯片尺寸切割成单个芯片进行后续PCB板焊接。所述多芯片封装工艺属于多个芯片一次封装，简化了多个芯片封装流程，提高了封装效率。

基本信息

专利标题：

一种多芯片正装重置晶圆级封装结构及方法

专利标题（英）：

暂无

公开（公告）号：

CN114361051A

申请号：

CN202111599166.6

公开（公告）日：

2022-04-15

申请日：

2021-12-24

授权号：

暂无

授权日：

暂无

发明人：

朱其壮陈振国倪飞龙金科吕军

申请人：

苏州科阳半导体有限公司

申请人地址：

江苏省苏州市相城区漕湖产业园方桥路568号

代理机构：

南京智造力知识产权代理有限公司

代理人：

张明明

优先权：

CN202111599166.6

主分类号：

H01L21/56

IPC分类号：

H01L21/56 H01L21/78 H01L23/31

IPC结构图谱

H部——电学

H01

基本电气元件

H01L

半导体器件；其他类目中不包括的电固体器件

H01L21/00

专门适用于制造或处理半导体或固体器件或其部件的方法或设备

H01L21/02

半导体器件或其部件的制造或处理

H01L21/04

至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层

H01L21/50

应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的

H01L21/56

封装，例如密封层、涂层

法律状态

2022-05-03 ：

实质审查的生效

IPC(主分类) : H01L 21/56
申请日 : 20211224

2022-04-15 ：

公开

注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。

文件下载

暂无PDF文件可下载