扇出型晶圆级封装方法及封装结构
实质审查的生效
摘要
本申请涉及嵌入式扇出型晶圆级芯片封装技术领域，特别涉及了一种扇出型晶圆级封装方法及封装结构，所述方法包括提供衬底；在衬底的第一表面上形成牺牲层；在牺牲层的表面上形成第一厚胶层，采用曝光显影工艺在第一厚胶层内形成凹槽；提供芯片，将芯片键合于凹槽内；芯片形成有焊盘的正面远离凹槽的底部；芯片的厚度大于凹槽的厚度；至少在第一厚胶层远离衬底的表面形成第二厚胶层，第二厚胶层覆盖芯片；在第二厚胶层上形成有第一开口，第一开口暴露出焊盘；在第二厚胶层远离第一厚胶层的表面形成重布线层，重布线层与焊盘相接触。上述封装方法在整个制备工艺中使用的是全厚度晶圆，可以达到减小晶圆翘曲的目的。
基本信息
专利标题 ：
扇出型晶圆级封装方法及封装结构
专利标题（英）：
暂无
公开（公告）号 ：
CN114551258A
申请号 ：
CN202210157962.2
公开（公告）日 ：
2022-05-27
申请日 ：
2022-02-21
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
郝兵姚辉轩
申请人 ：
江苏卓胜微电子股份有限公司
申请人地址 ：
江苏省无锡市滨湖区建筑西路777号A3幢11层
代理机构 ：
华进联合专利商标代理有限公司
代理人 ：
史治法
优先权 ：
CN202210157962.2
主分类号 ：
H01L21/56
IPC分类号 ：
H01L21/56 H01L23/31 H01L25/07 H01L21/60 H01L23/488
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/50
应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的
H01L21/56
封装，例如密封层、涂层
法律状态
2022-06-14 ：
实质审查的生效
IPC(主分类) : H01L 21/56
申请日 : 20220221
申请日 : 20220221
2022-05-27 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
