一种集成电路封装结构及其制备方法

授权

摘要

本发明涉及一种集成电路封装结构及其制备方法，涉及半导体封装领域。通过在所述第一半导体管芯的所述第一、第二侧边上分别形成多个第一凹槽，进而在所述第二半导体管芯的所述第一、第二侧边上分别形成多个第一凸起，进而将所述第二半导体管芯的所述第一侧边上的所述第一凸起分别嵌入到相应的所述第一半导体管芯的所述第一侧边上的所述第一凹槽中，通过类似的工艺手段，使得第一、第二、第三、第四半导体管芯相互嵌合在一起，在提高集成电路封装结构的集成度的同时减少整个集成电路封装结构的体积，同时由于四个半导体管芯接合在一起为后续电容结构的制备提供了足够的空间，便于电容容量大的电容结构的形成，进而不需额外设置电容元件。

基本信息

专利标题：

一种集成电路封装结构及其制备方法

专利标题（英）：

暂无

公开（公告）号：

CN114093932A

申请号：

CN202210069497.7

公开（公告）日：

2022-02-25

申请日：

2022-01-21

授权号：

CN114093932B

授权日：

2022-04-22

发明人：

张琳王训朋李华文

申请人：

威海艾迪科电子科技股份有限公司

申请人地址：

山东省威海市经济技术开发区凤巢街12-6号一楼

代理机构：

苏州三英知识产权代理有限公司

代理人：

潘时伟

优先权：

CN202210069497.7

主分类号：

H01L29/06

IPC分类号：

H01L29/06 H01L31/0236 H01L25/04 H01L25/065 H01L25/07 H01L23/64 H01L31/18 H01L21/50