用于4T-SRAM单元的堆叠纳米片接入晶体管及其制备方法
实质审查的生效
摘要

本发明公开了一种堆叠纳米片接入晶体管及其制备方法,主要解决现有堆叠纳米片结构无法实现对器件阈值电压、开态驱动能力调整的问题,其包括衬底(1)和位于衬底上部两边的源漏区(3),源漏区之间设有导通控制区,导通控制区自下而上设置有若干个堆叠的P型硅层(2),每个堆叠的P型硅层两边为隔离侧墙(4),隔离侧墙之间的P型硅层表面覆盖有栅介质层(21),P型硅层的下层包裹有下层栅极(22),未被下层栅极包裹的P型硅层上包裹有上层栅极(23),上层栅极与下层栅极之间设有栅隔离层(24)。本发明能实现双栅极对堆叠纳米片结构的阈值电压以及开态驱动能力的调整,且制作工艺简单,可用于4管静态随机存储器。

基本信息
专利标题 :
用于4T-SRAM单元的堆叠纳米片接入晶体管及其制备方法
专利标题(英):
暂无
公开(公告)号 :
CN114512485A
申请号 :
CN202210117374.6
公开(公告)日 :
2022-05-17
申请日 :
2022-02-08
授权号 :
暂无
授权日 :
暂无
发明人 :
李聪李高鹏郭增光成善霖游海龙庄奕琪
申请人 :
西安电子科技大学
申请人地址 :
陕西省西安市太白南路2号
代理机构 :
陕西电子工业专利中心
代理人 :
王品华
优先权 :
CN202210117374.6
主分类号 :
H01L27/092
IPC分类号 :
H01L27/092  H01L27/11  H01L21/8238  B82Y10/00  B82Y40/00  
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/08
只包括有一种半导体组件的
H01L27/085
只包含场效应的组件
H01L27/088
有绝缘栅场效应晶体管的组件
H01L27/092
互补MIS场效应晶体管
法律状态
2022-06-03 :
实质审查的生效
IPC(主分类) : H01L 27/092
申请日 : 20220208
2022-05-17 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332