多晶硅控制栅刻蚀方法
实质审查的生效
摘要
本发明公开了一种多晶硅控制栅刻蚀方法，包括：步骤一、在底层结构上形成第一多晶硅层和硬质掩膜层并对硬质掩膜层进行图形化刻蚀；步骤二、进行多晶硅开口刻蚀以对开口区域的第一多晶硅层进行部分厚度刻蚀以形成第一开口；多晶硅开口刻蚀中会形成聚合物，通过增加多晶硅开口刻蚀中形成的聚合物使多晶硅开口刻蚀完成后在第一开口的侧面形成由聚合物累积形成的第一侧墙；步骤三、进行多晶硅主体刻蚀以对第一开口底部的第一多晶硅层进行刻蚀以形成多晶硅控制栅的侧面，多晶硅控制栅的侧面围成第二开口，多晶硅主体刻蚀会自适应第一侧墙的形貌进行刻蚀。本发明使多晶硅控制栅具有垂直侧面并从而减少或消除多晶硅控制栅的侧面顶部尖角。
基本信息
专利标题 ：
多晶硅控制栅刻蚀方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114551236A
申请号 ：
CN202210149554.2
公开（公告）日 ：
2022-05-27
申请日 ：
2022-02-18
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
张振兴
申请人 ：
上海华虹宏力半导体制造有限公司
申请人地址 ：
上海市浦东新区中国（上海）自由贸易试验区祖冲之路1399号
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
郭四华
优先权 ：
CN202210149554.2
主分类号 ：
H01L21/3213
IPC分类号 ：
H01L21/3213 H01L21/28
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/30
用H01L21/20至H01L21/26各组不包含的方法或设备处理半导体材料的
H01L21/31
在半导体材料上形成绝缘层的，例如用于掩膜的或应用光刻技术的；以及这些层的后处理；这些层的材料的选择
H01L21/3205
非绝缘层的沉积，例如绝缘层上的导电层或电阻层；这些层的后处理
H01L21/321
后处理
H01L21/3213
对该层进行物理的或化学的腐蚀，例如由预沉积的外延层产生一个形成图形的层
法律状态
2022-06-14 ：
实质审查的生效
IPC(主分类) : H01L 21/3213
申请日 : 20220218
申请日 : 20220218
2022-05-27 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
