一种沟槽型双层栅功率MOSFET及其制造方法
实质审查的生效
摘要
本发明提供一种沟槽型双层栅功率MOSFET及其制造方法,该方法包括以下步骤:形成第一多晶硅层、介质层于沟槽中,以遮盖第一多晶硅层引出区的第二保护层为掩膜,采用干法刻蚀对介质层进行回刻以使介质层的顶面与半导体层的顶面间隔第一距离;采用湿法刻蚀对介质层进行回刻以使介质层靠近沟槽侧壁的部分呈内凹弧形,并使介质层位于沟槽中间部分的顶面与半导体层的顶面间隔第二距离。本发明采用干式刻蚀加湿法刻蚀工艺,改善介质层侧向腐蚀,提高生产过程中工艺稳定性,提升产品良率,并减少了湿法过程中晶圆泡在酸液内的时间,减少蚀刻溶液的蚀刻速率变化带来的对第一、第二多晶硅层之间介质层厚度波动的影响,有利于提高产品动态参数稳定性。
基本信息
专利标题 :
一种沟槽型双层栅功率MOSFET及其制造方法
专利标题(英):
暂无
公开(公告)号 :
CN114334661A
申请号 :
CN202210221344.X
公开(公告)日 :
2022-04-12
申请日 :
2022-03-09
授权号 :
暂无
授权日 :
暂无
发明人 :
黄伟林伟铭
申请人 :
广州粤芯半导体技术有限公司
申请人地址 :
广东省广州市黄埔区凤凰五路28号
代理机构 :
上海光华专利事务所(普通合伙)
代理人 :
刘星
优先权 :
CN202210221344.X
主分类号 :
H01L21/336
IPC分类号 :
H01L21/336 H01L21/311 H01L29/78
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
H01L21/334
制造单极型器件的台阶式工艺
H01L21/335
场效应晶体管
H01L21/336
带有绝缘栅的
法律状态
2022-04-29 :
实质审查的生效
IPC(主分类) : H01L 21/336
申请日 : 20220309
申请日 : 20220309
2022-04-12 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载