MOS晶体管的制作方法
实质审查的生效
摘要
本发明提供一种MOS晶体管的制作方法。所述MOS晶体管的制作方法包括：提供半导体衬底，半导体衬底包括源漏区和位于源漏区之间的沟道区，半导体衬底上形成有自下而上叠设的栅绝缘层和虚设栅极，栅绝缘层和虚设栅极覆盖所述沟道区且露出所述源漏区；以及执行离子注入工艺，在沟道区的半导体衬底顶部形成应力层，以增加所述沟道区的应力。在沟道区的半导体衬底顶部形成应力层能够增加沟道区的应力，进而有助于提高MOS晶体管的电性能。
基本信息
专利标题 ：
MOS晶体管的制作方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114373681A
申请号 ：
CN202210279755.4
公开（公告）日 ：
2022-04-19
申请日 ：
2022-03-22
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
陈维邦吴志楠郑志成
申请人 ：
晶芯成（北京）科技有限公司;合肥晶合集成电路股份有限公司
申请人地址 ：
北京市大兴区北京经济技术开发区科创十三街29号院一区2号楼13层1302-C54
代理机构 ：
上海思微知识产权代理事务所(普通合伙)
代理人 ：
周耀君
优先权 ：
CN202210279755.4
主分类号 ：
H01L21/336
IPC分类号 ：
H01L21/336 H01L29/06 H01L29/78
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/334
制造单极型器件的台阶式工艺
H01L21/335
场效应晶体管
H01L21/336
带有绝缘栅的
法律状态
2022-05-06 ：
实质审查的生效
IPC(主分类) : H01L 21/336
申请日 : 20220322
申请日 : 20220322
2022-04-19 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
