高压MOS器件的制作方法
实质审查的生效
摘要

本发明提供一种高压MOS器件的制作方法。所述制作方法包括:提供包括有源区的半导体基底,半导体基底上形成有栅氧化层和硬掩模层,栅氧化层和硬掩模层依次覆盖有源区的上表面,位于有源区的边缘区域上的栅氧化层的厚度大于位于有源区的中心区域上的栅氧化层的厚度;以硬掩模层为掩膜,执行第一离子注入工艺,倾斜地向有源区的边缘区域注入掺杂物质;以及去除硬掩模层,执行第二离子注入工艺,向有源区注入掺杂物质,在有源区的顶部形成高压注入阱。如此通过第一离子注入工艺来补偿第二离子注入工艺中有源区的边缘区域的注入剂量较少的问题,从而可以提高形成的高压注入阱的掺杂浓度的均匀性,提高高压MOS器件的电性能。

基本信息
专利标题 :
高压MOS器件的制作方法
专利标题(英):
暂无
公开(公告)号 :
CN114446793A
申请号 :
CN202210376511.8
公开(公告)日 :
2022-05-06
申请日 :
2022-04-12
授权号 :
暂无
授权日 :
暂无
发明人 :
刘翔
申请人 :
广州粤芯半导体技术有限公司
申请人地址 :
广东省广州市中新广州知识城九佛建设路333号自编701室
代理机构 :
上海思捷知识产权代理有限公司
代理人 :
卢云芊
优先权 :
CN202210376511.8
主分类号 :
H01L21/336
IPC分类号 :
H01L21/336  H01L21/265  H01L29/06  
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
H01L21/334
制造单极型器件的台阶式工艺
H01L21/335
场效应晶体管
H01L21/336
带有绝缘栅的
法律状态
2022-05-24 :
实质审查的生效
IPC(主分类) : H01L 21/336
申请日 : 20220412
2022-05-06 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332