沟槽型SiC JFET器件及其制备方法
公开
摘要
本发明涉及功率半导体技术领域，具体提供一种沟槽型SiC JFET器件及其制备方法，其中器件包括：漏极金属层；N+型衬底层，形成在漏极金属上，形成器件的背面漏极欧姆接触；N型缓冲层，形成在N+型衬底层上；N‑型漂移区，形成在N型缓冲层上，并且其远离N型缓冲层的一侧具有两个对称的离子注入区；P型掺杂区，形成在N‑型漂移区的两个离子注入区的侧壁上；P+欧姆接触区，形成在P型掺杂区上；栅极金属层，形成在P+欧姆接触区上；N+欧姆接触区，位于P+欧姆接触区之上，连接P型掺杂区和N‑型漂移区；源极金属层，形成在所述N+欧姆接触区上；所述N‑型漂移区上的两个所述离子注入区之间通过两个离子注入区中形成的P型掺杂区和P+欧姆接触区形成垂直沟道。
基本信息
专利标题 ：
沟槽型SiC JFET器件及其制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114613861A
申请号 ：
CN202210525584.9
公开（公告）日 ：
2022-06-10
申请日 ：
2022-05-16
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
陈显平钱靖
申请人 ：
深圳平创半导体有限公司;重庆平创半导体研究院有限责任公司
申请人地址 ：
广东省深圳市南山区南头街道大汪山社区桃园路8号田厦国际中心B座2002
代理机构 ：
北京华创智道知识产权代理事务所(普通合伙)
代理人 ：
周倩
优先权 ：
CN202210525584.9
主分类号 ：
H01L29/808
IPC分类号 ：
H01L29/808 H01L21/337
法律状态
2022-06-10 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
