半导体集成电路的布图设计方法
专利权的终止
摘要
提供一种半导体集成电路的布图设计方法。包括：将由Lvt单元库构成的布图前网表(1001)中的逻辑块的至少一部分更换成Hvt单元库的工序(100)；对更换处理后的布图前网表检测定时误差的延迟时间分析工序(200)；对在工序(200)中发生了定时误差的路径的至少一部反复执行优先使用Lvt单元库中的单元的处理直到没有定时误差的工序(210)；进行单元配置的布图配置工序(300)；决定各单元间的配线路径并进行配线，生成布图数据(1004)的布图配线工序(400)；对布图数据检测定时误差的延迟时间分析工序(500)；当在工序(500)中检测出定时误差时，对相当路径的单元进行包含单元尺寸调整、缓冲器插入和单元更换的处理的定时优化工序(510)。
基本信息
专利标题 ：
半导体集成电路的布图设计方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1776692A
申请号 ：
CN200510108063.X
公开（公告）日 ：
2006-05-24
申请日 ：
2005-09-29
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
奥平隆敏
申请人 ：
冲电气工业株式会社
申请人地址 ：
日本东京
代理机构 ：
中国国际贸易促进委员会专利商标事务所
代理人 ：
曲瑞
优先权 ：
CN200510108063.X
主分类号 ：
G06F17/50
IPC分类号 ：
G06F17/50
法律状态
2011-12-07 ：
专利权的终止
未缴年费专利权终止号牌文件类型代码 : 1605
号牌文件序号 : 101147915445
IPC(主分类) : G06F 17/50
专利号 : ZL200510108063X
申请日 : 20050929
授权公告日 : 20090624
终止日期 : 20100929
号牌文件序号 : 101147915445
IPC(主分类) : G06F 17/50
专利号 : ZL200510108063X
申请日 : 20050929
授权公告日 : 20090624
终止日期 : 20100929
2009-06-24 ：
授权
2007-12-05 ：
实质审查的生效
2006-05-24 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
