堆叠式晶片的制法
授权
摘要
一种堆栈式芯片的制法，可使制造成本较低、良率较高，且成品的整体厚度较薄；该制法首先制备一第一晶圆以及一第二晶圆；将第一晶圆的芯片切割下来后，挑选质量良好的芯片摆置于一框体，并且于框体内形成一基座，使各芯片与基座相互结合；接着，于基座设置多数导电孔以及多数重布导线，各重布导线电性连通于各导电孔以及各芯片的接点，然后将第二晶圆设于框体，且第二晶圆与框体之间具有一导电体，第二晶圆的各芯片的接点由导电体电性连通于各第一晶圆的芯片的接点，并形成多数堆栈式芯片；最后移除框体，并且分离出该等堆栈式芯片。
基本信息
专利标题 ：
堆叠式晶片的制法
专利标题（英）：
暂无
公开（公告）号 ：
CN1945828A
申请号 ：
CN200510113451.7
公开（公告）日 ：
2007-04-11
申请日 ：
2005-10-09
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
戎柏忠李孝文林孜翰
申请人 ：
采钰科技股份有限公司
申请人地址 ：
台湾省新竹市
代理机构 ：
中科专利商标代理有限责任公司
代理人 ：
周长兴
优先权 ：
CN200510113451.7
主分类号 ：
H01L25/00
IPC分类号 ：
H01L25/00 H01L23/488 H01L21/60
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L25/00
由多个单个半导体或其他固态器件组成的组装件
法律状态
2008-12-31 ：
授权
2007-06-06 ：
实质审查的生效
2007-04-11 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN1945828A.PDF
PDF下载
2、
CN100448002C.PDF
PDF下载
