借助于位掩码来测试半导体芯片的方法
发明专利申请公布后的视为撤回
摘要
本发明涉及一种用于测试半导体芯片、尤其是存储器芯片的方法，其中在具有测试逻辑的要测试的芯片中设置至少一个测试模式，在所述芯片中执行所述模式，并且从所述芯片中输出测试结果或者所述测试模式的状态，该方法包括以下步骤：提供芯片，该芯片包括至少一个具有多个寄存器的第一寄存器组和至少一个具有多个寄存器的第二寄存器组，第一寄存器组的至少一个寄存器和第二寄存器组的至少一个寄存器1∶1地彼此逻辑地组合；在第一寄存器组中存储第一串行位串，该第一串行位串的位序可被分配给至少一个测试模式；传输位序，以便将第一寄存器组和第二寄存器组之间的逻辑组合应用于存储在第一寄存器组中的第一位串；借助于串行第二位串读出测试结果。
基本信息
专利标题 ：
借助于位掩码来测试半导体芯片的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1805053A
申请号 ：
CN200510128583.7
公开（公告）日 ：
2006-07-19
申请日 ：
2005-11-29
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
J·卡尔朔伊尔U·哈特曼P·施特拉克
申请人 ：
因芬尼昂技术股份公司
申请人地址 ：
德国慕尼黑
代理机构 ：
中国专利代理(香港)有限公司
代理人 ：
程天正
优先权 ：
CN200510128583.7
主分类号 ：
G11C29/04
IPC分类号 ：
G11C29/04 G11C29/12 G11C29/18 G11C29/48
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C29/00
存储器正确运行的校验；备用或离线操作期间测试存储器
G11C29/04
损坏存储元件的检测或定位
法律状态
2009-09-09 ：
发明专利申请公布后的视为撤回
2006-09-13 ：
实质审查的生效
2006-07-19 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
