半导体元件的多层内介电层及其制造方法
授权
摘要
本发明为提供一种半导体元件的多层内介电层及其制造方法，具体涉及一种增进插塞模组表现的方法，其是包含通过降低内介电层的表面差异度来改善所制得的插塞模组表现，其对制造电性插塞上将产生较佳的表现。此内介电层是包含多层，第一层(610)是保护基底上元件免于受其后续蚀刻制程的损害，同时，一第二层(620)是覆盖于此第一层之上。由于基底上元件的轮廓表面差异，则借第三层(630)用以填充间隙。第四层(640)的厚度可使内介电层达到预期的厚度且通过一种可制得一非常平坦的内层的方法以完成此内介电层。此种多介电层的运用无须使用化学机械研磨制程即可消除内连线层中的轮廓表面差异(填充间隙与平坦化突起处)。
基本信息
专利标题 ：
半导体元件的多层内介电层及其制造方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1825582A
申请号 ：
CN200610001667.9
公开（公告）日 ：
2006-08-30
申请日 ：
2006-01-20
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
张正宏陆晓慈傅竹韵张文郑双铭
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
台湾省新竹科学工业园区新竹市力行六路八号
代理机构 ：
北京林达刘知识产权代理事务所
代理人 ：
刘新宇
优先权 ：
CN200610001667.9
主分类号 ：
H01L23/522
IPC分类号 ：
H01L23/522 H01L21/768
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L23/00
半导体或其他固态器件的零部件
H01L23/52
用于在处于工作中的器件内部从一个组件向另一个组件通电的装置
H01L23/522
包含制作在半导体本体上的多层导电的和绝缘的结构的外引互连装置的
法律状态
2008-10-15 ：
授权
2006-10-25 ：
实质审查的生效
2006-08-30 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
