本发明属于半导体存储器技术领域，具体公开了一种半导体存储器，包括：半导体衬底，以及位于所述半导体衬底中的：至少一个栅沟槽；分别位于所述栅沟槽两侧的自上而下的n型漏区、p型基区和n型源区；位于所述栅沟槽中的一个控制栅结构和两个浮栅结构，所述两个浮栅结构分别位于所述栅沟槽的上部的两侧，所述控制栅结构覆盖所述栅沟槽的下部并且在所述栅沟槽的上部将所述两个浮栅浮栅结构隔离。本发明的半导体存储器在实现长电流沟道的同时可以维持很小的芯片面积，而且，本发明的半导体存储器可以采用自对准工艺制造，制程简单。