封装方法
授权
摘要
本发明提供一种封装方法，包括：提供待封装结构，待封装结构包括多个芯片以及位于相邻芯片之间的塑封层，所述芯片具有正面和与所述正面相对的背面，芯片内形成有电连接结构，芯片正面暴露出所述电连接结构，且待封装结构具有多个接触区以及位于相邻接触区之间的缓冲区；进行选择性喷涂处理，向缓冲区的芯片正面以及塑封层表面喷洒浆料，并对缓冲区的浆料进行固化处理，在缓冲区形成缓冲层，所述缓冲层暴露出所述电连接结构表面；在缓冲层表面、以及接触区的电连接结构表面形成再布线层，所述再布线层与所述电连接结构电连接。本发明利用选择性喷涂处理形成缓冲层，减小了缓冲层形成工艺引入的损伤，进而提高了形成的封装结构的可靠性。
基本信息
专利标题 ：
封装方法
专利标题（英）：
暂无
公开（公告）号 ：
CN111370324A
申请号 ：
CN201811604376.8
公开（公告）日 ：
2020-07-03
申请日 ：
2018-12-26
授权号 ：
CN111370324B
授权日 ：
2022-05-10
发明人 ：
秦晓珊
申请人 ：
中芯集成电路（宁波）有限公司
申请人地址 ：
浙江省宁波市北仑区小港街道安居路335号3幢、4幢、5幢
代理机构 ：
上海知锦知识产权代理事务所(特殊普通合伙)
代理人 ：
高静
优先权 ：
CN201811604376.8
主分类号 ：
H01L21/56
IPC分类号 ：
H01L21/56 H01L21/60
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/50
应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的
H01L21/56
封装，例如密封层、涂层
法律状态
2022-05-10 ：
授权
2020-07-28 ：
实质审查的生效
IPC(主分类) : H01L 21/56
申请日 : 20181226
申请日 : 20181226
2020-07-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
