封装方法及封装结构
公开
摘要
本申请提供一种封装方法及封装结构，所述封装方法包括：提供第一芯片，所述第一芯片具有相对的第一面和第二面，所述第一芯片的第一面上具有第一区域和第二区域，所述第二区域具有光耦合接口；在所述第二区域形成保护结构，所述保护结构覆盖所述光耦合接口，所述保护结构包括层叠的第一保护层和第二保护层；使用塑封体对所述第一芯片和所述保护结构进行塑封形成塑封结构；去除覆盖于所述光耦合接口上的所述保护结构，将所述光耦合接口露出。本申请所述封装方法及封装结构，采用保护结构对光耦合接口进行封盖保护，解决了3D堆叠中塑封工艺和耦合的空间冲突的问题，同时对芯片提供了保护，具有与主流2.5D和3D堆叠工艺兼容的优点。
基本信息
专利标题 ：
封装方法及封装结构
专利标题（英）：
暂无
公开（公告）号 ：
CN114613685A
申请号 ：
CN202210214215.8
公开（公告）日 ：
2022-06-10
申请日 ：
2022-03-07
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
严其新江庐山王宏杰吴建华孟怀宇沈亦晨
申请人 ：
杭州光智元科技有限公司
申请人地址 ：
浙江省杭州市余杭区仓前街道欧美金融城6幢10层1001室
代理机构 ：
深圳紫藤知识产权代理有限公司
代理人 ：
方世栋
优先权 ：
CN202210214215.8
主分类号 ：
H01L21/56
IPC分类号 ：
H01L21/56 H01L23/31 G02B6/42
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/50
应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的
H01L21/56
封装，例如密封层、涂层
法律状态
2022-06-10 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
